微電子封裝技術(shù)論文
微電子封裝技術(shù)論文
微電子封裝技術(shù)大大促進(jìn)了MCM的發(fā)展和推廣應(yīng)用。下面是學(xué)習(xí)啦小編整理的電子封裝技術(shù)論文，希望你能從中得到感悟!
電子封裝技術(shù)論文篇一
論微電子封裝技術(shù)的發(fā)展趨勢(shì)
【摘 要】本文論述了微電子封裝技術(shù)的發(fā)展歷程，發(fā)展現(xiàn)狀和發(fā)展趨勢(shì)，主要介紹了幾種重要的微電子封裝技術(shù)，包括：BGA 封裝技術(shù)、CSP封裝技術(shù)、SIP封裝技術(shù)、3D封裝技術(shù)、MCM封裝技術(shù)等。
【關(guān)鍵詞】微電子技術(shù);封裝;發(fā)展趨勢(shì)
一、微電子封裝的發(fā)展歷程
IC封裝的引線和安裝類型有很多種，按封裝安裝到電路板上的方式可分為通孔插入式(TH)和表面安裝式(SM)，或按引線在封裝上的具體排列分為成列、四邊引出或面陣排列。微電子封裝的發(fā)展歷程可分為三個(gè)階段：第一階段：上世紀(jì)70 年代以插裝型封裝為主，70 年代末期發(fā)展起來的雙列直插封裝技術(shù)(DIP)。第二階段：上世紀(jì)80 年代早期引入了表面安裝(SM)封裝。比較成熟的類型有模塑封裝的小外形(SO)和PLCC 型封裝、模壓陶瓷中的Cerquad、層壓陶瓷中的無引線式載體(LLCC)和有引線片式載體(LDCC)。PLCC，Cerquad，LLCC和LDCC都是四周排列類封裝， 其引線排列在封裝的所有四邊。第三階段：上世紀(jì)90 年代， 隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI，vLSI，uLSI相繼出現(xiàn)， 對(duì)集成電路封裝要求更加嚴(yán)格，i/o引腳數(shù)急劇增加， 功耗也隨之增大， 因此， 集成電路封裝從四邊引線型向平面陣列型發(fā)展，出現(xiàn)了球柵陣列封裝(BGA)，并很快成為主流產(chǎn)品。
二、新型微電子封裝技術(shù)
(一)焊球陣列封裝(BGA)
陣列封裝(BGA)是世界上九十年代初發(fā)展起來的一種新型封裝。BGA封裝的i/o端子以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，BGA技術(shù)的優(yōu)點(diǎn)是：i/o引腳數(shù)雖然增加了，但引腳間距并沒有減小反而增加了，從而提高了組裝成品率;雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，從而可以改善它的電熱性能;厚度和重量都較以前的封裝技術(shù)有所減少;寄生參數(shù)減小，信號(hào)傳輸延遲小，使用頻率大大提高;組裝可用共面焊接，可靠性高。
這種BGA的突出的優(yōu)點(diǎn)：1.電性能更好：BGA用焊球代替引線，引出路徑短，減少了引腳延遲、電阻、電容和電感;2.封裝密度更高;由于焊球是整個(gè)平面排列，因此對(duì)于同樣面積，引腳數(shù)更高。例如邊長(zhǎng)為31mm的BGA，當(dāng)焊球節(jié)距為1mm時(shí)有900只引腳，相比之下，邊長(zhǎng)為32mm，引腳節(jié)距為0.5mm的qfp只有208只引腳;3.BGA的節(jié)距為1.5mm、1.27mm、1.0mm、0.8mm、0.65mm和0.5mm，與現(xiàn)有的表面安裝工藝和設(shè)備完全相容，安裝更可靠;4.由于焊料熔化時(shí)的表面張力具有 “自對(duì)準(zhǔn)”效應(yīng)，避免了傳統(tǒng)封裝引線變形的損失，大大提高了組裝成品率;5.BGA引腳牢固，轉(zhuǎn)運(yùn)方便;6.焊球引出形式同樣適用于多芯片組件和系統(tǒng)封裝。因此，BGA得到爆炸性的發(fā)展。BGA因基板材料不同而有塑料焊球陣列封裝(pBGA)，陶瓷焊球陣列封裝(cBGA)，載帶焊球陣列封裝(tBGA)，帶散熱器焊球陣列封裝(eBGA)，金屬焊球陣列封裝(mBGA)，還有倒裝芯片焊球陣列封裝(fcBGA)。PQFP可應(yīng)用于表面安裝，這是它的主要優(yōu)點(diǎn)。
(二)芯片尺寸封裝(CSP)
CSP(chip scale package)封裝，是芯片級(jí)封裝的意思。CSP封裝最新一代的內(nèi)存芯片封裝技術(shù)，其技術(shù)性能又有了新的提升。CSP封CSP封裝裝可以讓芯片面積與封裝面積之比超過1：1.14，已經(jīng)相當(dāng)接近1：1的理想情況，絕對(duì)尺寸也僅有32平方毫米，約為普通的BGA的1/3，僅僅相當(dāng)于tSOp內(nèi)存芯片面積的1/6。與BGA封裝相比，同等空間下CSP封裝可以將存儲(chǔ)容量提高三倍。
芯片尺寸封裝(CSP)和BGA是同一時(shí)代的產(chǎn)物，是整機(jī)小型化、便攜化的結(jié)果。LSI芯片封裝面積小于或等于LSI芯片面積120%的封裝稱為CSP。由于許多CSP采用BGA的形式，所以最近兩年封裝界權(quán)威人士認(rèn)為，焊球節(jié)距大于等于lmm的為BGA，小于lmm的為CSP。由于CSP具有更突出的優(yōu)點(diǎn)：1.近似芯片尺寸的超小型封裝;2.保護(hù)裸芯片;3.電、熱性優(yōu)良;4.封裝密度高;5.便于測(cè)試和老化;6.便于焊接、安裝和修整更換。
一般地CSP，都是將圓片切割成單個(gè)IC芯片后再實(shí)施后道封裝的，而wlCSP則不同，它的全部或大部分工藝步驟是在已完成前工序的硅圓片上完成的，最a后將圓片直接切割成分離的獨(dú)立器件。CSP封裝內(nèi)存芯片的中心引腳形式有效地縮短了信號(hào)的傳導(dǎo)距離，其衰減隨之減少，芯片的抗干擾、抗噪性能也能得到大幅提升。CSP技術(shù)是在電子產(chǎn)品的更新?lián)Q代時(shí)提出來的，它的目的是在使用大芯片(芯片功能更多，性能更好，芯片更復(fù)雜)替代以前的小芯片時(shí)，其封裝體占用印刷板的面積保持不變或更小。
wlCSP所涉及的關(guān)鍵技術(shù)除了前工序所必須的金屬淀積技術(shù)、光刻技術(shù)、蝕刻技術(shù)等以外，還包括重新布線(RDL)技術(shù)和凸點(diǎn)制作技術(shù)。通常芯片上的引出端焊盤是排到在管芯周邊的方形鋁層，為了使WLP適應(yīng)了SMt二級(jí)封裝較寬的焊盤節(jié)距，需將這些焊盤重新分布，使這些焊盤由芯片周邊排列改為芯片有源面上陣列排布，這就需要重新布線(RDL)技術(shù)。
三、微電子封裝技術(shù)的發(fā)展趨勢(shì)
微電子封裝技術(shù)是90年代以來在半導(dǎo)體集成電路技術(shù)、混合集成電路技術(shù)和表面組裝技術(shù)(SMt)的基礎(chǔ)上發(fā)展起來的新一代電子組裝技術(shù)。多芯片組件(MCM)就是當(dāng)前微組裝技術(shù)的代表產(chǎn)品。它將多個(gè)集成電路芯片和其他片式元器件組裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)，是電路組件功能實(shí)現(xiàn)系統(tǒng)級(jí)的基礎(chǔ)。CSP的出現(xiàn)解決了KGD問題，CSP不但具有裸芯片的優(yōu)點(diǎn)，還可象普通芯片一樣進(jìn)行測(cè)試?yán)匣Y選，使MCM 的成品率才有保證，大大促進(jìn)了MCM的發(fā)展和推廣應(yīng)用。目前MCM已經(jīng)成功地用于大型通用計(jì)算機(jī)和超級(jí)巨型機(jī)中，今后將用于工作站、個(gè)人計(jì)算機(jī)、醫(yī)用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。
四、結(jié)束語
從以上介紹可以看出，微電子封裝，特別是BGA、CSP、SIP、3D、MCM 等先進(jìn)封裝對(duì)SMt的影響是積極的，當(dāng)前更有利于SMt的發(fā)展，將來也會(huì)隨著基板技術(shù)的提高，新工藝、新材料、新技術(shù)、新方法的不斷出現(xiàn)，促進(jìn)SMt向更高水平發(fā)展。
電子封裝技術(shù)論文篇二
微電子封裝金絲倒裝鍵合的微織構(gòu)、組織及性能
【摘要】 采用EBSD取向成像技術(shù) 研究 了各工藝參數(shù)(功率、載荷、超聲作用時(shí)間)對(duì)倒裝鍵合組織及微織構(gòu)的 影響 ，并與對(duì)應(yīng)的剪切性能值進(jìn)行比較。結(jié)果表明，功率的影響最顯著，它可在增大形變量的同時(shí)提高鍵合強(qiáng)度;負(fù)荷加大形變量，但提高界面結(jié)合強(qiáng)度的效果不顯著;超聲持續(xù)的時(shí)間不明顯提高形變量，但能在一定程度上提高界面強(qiáng)度。超聲是通過軟化金屬，加強(qiáng)界面擴(kuò)散的方式提高鍵合強(qiáng)度;超聲的存在使取向變化的速度變慢。
【關(guān)鍵詞】 金 倒裝鍵合 EBSD 微織構(gòu)
Microtextures, microstructures and properties of Au flip
Abstract: The effects of different bonding parameters on the deformation, microstructures and microtextures of gold flip chip bonds were analyzed using EBSD technique and compared with the shear test properties. Results indicated that the power increased both deformation and interface bondability; Load increased mainly deformation but less improved bondability. Duration of ultrasonic vibration enhanced bondability but less affected deformation amount. The effect of ultrasonic vibration is the softening of metals and the strengthening of diffusion through grain boundaries, but it reduced the orientation changes.
Key words: gold; flip chip bonding; EBSD; microtexture
引言微 電子 封裝中超聲鍵合工藝參數(shù)對(duì)鍵合強(qiáng)度的影響已有大量研究[1-3]，一般認(rèn)為影響其鍵合強(qiáng)度的主要因素是超聲功率、鍵合壓力和鍵合時(shí)間。由于這些參數(shù)主要通過改變金絲球與芯片焊盤間界面上的摩擦行為而起作用，必然會(huì)引起焊點(diǎn)組織及織構(gòu)的變化，這些變化到 目前 尚不清楚。此外，金絲球鍵合與倒裝鍵合形變方式與形變量都有很大差異，其形變組織與微織構(gòu)就會(huì)不同，它們也會(huì)影響焊點(diǎn)強(qiáng)度、剛度、電阻率和組織穩(wěn)定性?？棙?gòu)的不同會(huì)影響彈性模量及拉拔時(shí)的界面強(qiáng)度、晶體缺陷的多少一方面產(chǎn)生加工硬化，提高強(qiáng)度，另一方面影響電阻;含大量晶體缺陷的組織是熱力學(xué)不穩(wěn)定的，可加速原子的擴(kuò)散，也會(huì)造成后續(xù)時(shí)效時(shí)軟化速度的不同。倒裝鍵合的受力狀態(tài)和應(yīng)變速率都與常規(guī)的低應(yīng)變速率下的單向均勻壓縮不同，鍵合過程中會(huì)有一系列的微織構(gòu)變化。本文 分析 了功率、負(fù)荷、時(shí)間對(duì)形變組織和取向變化的影響;另外通過剪切力試驗(yàn)，對(duì)比了各參數(shù)對(duì)鍵合強(qiáng)度的影響區(qū)別;討論了金絲球凸點(diǎn)鍵合與倒裝鍵合形變組織及微織構(gòu)的最大差異。
1樣品制備
試驗(yàn)樣品為直徑為1 mil(25?4 μm)鍵合金絲，經(jīng)電子火花(EFO)形成金絲球，再經(jīng)過Eagle60?XL金絲球鍵合機(jī)形成金絲球凸點(diǎn)，倒裝焊點(diǎn)是在AD819?11TS焊接機(jī)上形成的。各種焊點(diǎn)均采用樹脂鑲樣，然后經(jīng)過磨樣、機(jī)械拋光，最后采用離子轟擊的 方法 達(dá)到EBSD試驗(yàn)樣品要求。利用高分辨場(chǎng)發(fā)射掃描電鏡ZEiss Suppra 1530及HKL?Channel 5 EBSD系統(tǒng)進(jìn)行取向成像分析。
2結(jié)果及分析
2?1超聲功率的影響圖1(a)為不同超聲功率下樣品的形變量和性能的關(guān)系曲線。可見功率由0?2 W增大到0?7 W后，因功率增大而導(dǎo)致的鍵合樣品形變量增加~20%，總形變量達(dá)70%。性能也由無功率時(shí)的不能鍵合增加到2400 gf(注：這是幾個(gè)樣品的總值)，并且未出現(xiàn)下降。圖2為各樣品的取向成像，紅色為〈111〉‖壓縮軸的取向，黃色為〈100〉取向，藍(lán)色為〈110〉取向。前兩種主要是原始取向，后者是壓縮變形的穩(wěn)定取向。組織形貌顯示，原始柱狀晶被完全壓扁?！?10〉區(qū)域明顯增多。圖1(b)為各樣品不同織構(gòu)的定量結(jié)果，可見，因超聲軟化作用提高形變量使〈110〉增加約12?5%。形變不均勻性還表現(xiàn)在兩側(cè)的形變量明顯小。圖1不同超聲功率下樣品的形變量和性能的關(guān)系曲線(a)及對(duì)取向的影響(b)
圖2不同功率下樣品的取向成像; 紅色:〈111〉,黃色〈100〉;藍(lán)色〈110〉
2?2載荷的影響圖3(a)為不同載荷下樣品的形變量及性能變化的曲線。可見，負(fù)荷從800 gf增至1600 gf時(shí)，形變量只增加7%，增加幅度較小，不如功率的影響大。性能變化不大，有微弱的先增加后減小的趨勢(shì)。由于形變量增加就不大，所以還不能說，形變量影響小。與圖1的性能數(shù)據(jù)相比，還未達(dá)到最佳鍵合強(qiáng)度。即使形變量達(dá)到70%，也難以達(dá)到提高超聲作用的效果。圖4給出不同載荷下樣品的取向成像。也明顯看出，載荷變化的范圍小，形變量變化也不大，形變組織比較相似。從定量數(shù)據(jù)看(圖3(b))，〈110〉織構(gòu)含量在下降。這應(yīng)屬于波動(dòng)。組織上的另一特點(diǎn)是，下側(cè)中心部位為原始金凸點(diǎn)的尾部，即自由球下的熱影響細(xì)晶區(qū)。倒裝鍵合時(shí)，該部位所受變形量最大，這也是要鍵合的界面，因此，大量的晶體缺陷會(huì)促進(jìn)擴(kuò)散鍵合。與 文獻(xiàn) 3數(shù)據(jù)相比，本實(shí)驗(yàn)所用力是很大的。圖3載荷對(duì)形變量、剪切強(qiáng)度(a)及織構(gòu)百分?jǐn)?shù)(b)的影響
圖4不同載荷下鍵合樣品的取向成像
2?3超聲作用時(shí)間的 影響 圖5(a)給出不同超聲作用時(shí)間對(duì)形變量及鍵合強(qiáng)度的影響。在實(shí)驗(yàn)所用的最短超聲作用時(shí)間100 ms，形變量也達(dá)到62%，時(shí)間增至500 ms后，形變量只增加2%。值得注意的是，界面鍵合強(qiáng)度卻增加了(1650-1400=)250 g;而改變負(fù)荷時(shí)，形變量增加7%，鍵合強(qiáng)度只在100 gf內(nèi)波動(dòng)。所以，超聲作用時(shí)間對(duì)界面鍵合強(qiáng)度的影響比載荷更大。說明，加速界面附近原子擴(kuò)散能力更關(guān)鍵。圖6給出不同超聲作用時(shí)間下樣品取向成像。圖5(b)給出定出的織構(gòu)組分量。因形變量幾乎沒有變化，該圖〈110〉不斷增加應(yīng)是波動(dòng)。因形變量已很大，超聲時(shí)間延長(zhǎng)主要表現(xiàn)在界面鍵合強(qiáng)度的提高，組織上是反映不出來的。這與小變形量的金絲鍵合不同。
3結(jié)論
采用EBSD取向成像技術(shù)檢測(cè)不同工藝參數(shù)對(duì)金絲倒裝鍵合焊點(diǎn)的形變組織與微織構(gòu)主要結(jié)論如下：(1) 三個(gè)工藝參數(shù)中，功率及載荷對(duì)形變組織影響更顯著，而功率和超聲時(shí)間對(duì)鍵合強(qiáng)度影響更顯著。原因是超聲波激活了原子，加速擴(kuò)散。(2) 倒裝鍵合時(shí)形變也是不均勻和不對(duì)稱的。原凸點(diǎn)尾巴處形變量最大，原始組織也最細(xì)，細(xì)晶及大量位錯(cuò)缺陷促進(jìn)界面擴(kuò)散，有利于鍵合。兩側(cè)邊緣的形變量小。(3) 與金絲球鍵合相比，最大的差異是大形變下，晶粒被壓扁，〈110〉取向的出現(xiàn)。
【 參考 文獻(xiàn) 】
[1]Qi J, Hung N C, Li M, et al. Effect of process parameters on bondability in ultrasonic ball bonding [J]. Scripta Materialia, 2006(54)：293-297.
[2]Pang C C, Hung K Y, Sham M L. High Frequency thermosonic flip chip bonding for gold to gold interconnection [C]. IEEE 2004 Electronic Components and Technology Conference, 2004, 1461-1465.
[3]Luk C F，Chan Y C，Hung K C. Development of Gold to Gold Interconnection Flip Chip Bonding for Chip On Suspension Assemblies [J]. Microeletronics reliability，2002(12)：381-389.
[4]Jeon I，Chung Q. The study on failure mechanisms of bond pad metal peeling：Part B?Numerical analysis [J]. Microelectronics Reliability, 2003(43)：2055-2064.
[5]Rooney D T, Nager D, GEiger D, et al. Evaluation of wire bonding performance, process conditions, and metallurgical integrity of chip on board wire bonds [J]. Microelectronics reliability, 2005(45)：379-390.
微電子封裝技術(shù)論文相關(guān)文章：
4.電子科技論文范文