內(nèi)存條的分類
內(nèi)存條的分類
相信大家對內(nèi)存條都不陌生，那么你知道內(nèi)存條有哪幾種分類嗎?不知道的話跟著學習啦小編一起來學習了解內(nèi)存條有哪幾種分類。
內(nèi)存條有哪幾種分類
DDR=Double Data Rate雙倍速內(nèi)存
嚴格的說DDR應該叫DDR SDRAM，人們習慣稱為DDR，部分初學者也?？吹紻DR SDRAM，就認為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動態(tài)隨機存儲器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對于內(nèi)存廠商而言，只需對制造普通SDRAM的設(shè)備稍加改進，即可實現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。
SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸;而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。
與SDRAM相比：DDR運用了更先進的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨立執(zhí)行，又保持與CPU完全同步;DDR使用了DLL(Delay Locked Loop，延時鎖定回路提供一個數(shù)據(jù)濾波信號)技術(shù)，當數(shù)據(jù)有效時，存儲控制器可使用這個數(shù)據(jù)濾波信號來精確定位數(shù)據(jù)，每16次輸出一次，并重新同步來自不同存儲器模塊的數(shù)據(jù)。DDR本質(zhì)上不需要提高時鐘頻率就能加倍提高SDRAM的速度，它允許在時鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標準SDRA的兩倍。
從外形體積上DDR與SDRAM相比差別并不大，他們具有同樣的尺寸和同樣的針腳距離。但DDR為184針腳，比SDRAM多出了16個針腳，主要包含了新的控制、時鐘、電源和接地等信號。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標準，而不是SDRAM使用的3.3V電壓的LVTTL標準。
DDR內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存顆粒實際的工作頻率，但是由于DDR內(nèi)存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。
什么是 DDR1?
有時候大家將老的存儲技術(shù) DDR 稱為 DDR1 ，使之與 DDR2 加以區(qū)分。盡管一般是使用 “DDR” ，但 DDR1 與 DDR 的含義相同。
DDR1規(guī)格
DDR-200: DDR-SDRAM 記憶芯片在100 MHz下運行 DDR-266: DDR-SDRAM 記憶芯片在133 MHz下運行 DDR-333: DDR-SDRAM 記憶芯片在166 MHz下運行 DDR-400: DDR-SDRAM 記憶芯片在200 MHz下運行(JEDEC制定的DDR最高規(guī)格) DDR-500: DDR-SDRAM 記憶芯片在250 MHz下運行(非JEDEC制定的DDR規(guī)格) DDR-600: DDR-SDRAM 記憶芯片在300 MHz下運行(非JEDEC制定的DDR規(guī)格) DDR-700: DDR-SDRAM 記憶芯片在350 MHz下運行(非JEDEC制定的DDR規(guī)格)
[1][2][3]什么是 DDR2?
DDR2 是 DDR SDRAM 內(nèi)存的第二代產(chǎn)品。它在 DDR 內(nèi)存技術(shù)的基礎(chǔ)上加以改進，從而其傳輸速度更快(可達 667MHZ )，耗電量更低，散熱性能更優(yōu)良 .
DDR2(Double Data Rate 2) SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會)進行開發(fā)的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)存技術(shù)標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預讀取能力(即：4bit數(shù)據(jù)讀預取)。換句話說，DDR2內(nèi)存每個時鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。
DDR3與DDR2幾個主要的不同之處 ：
1.突發(fā)長度(Burst Length，BL)
由于DDR3的預取為8bit，所以突發(fā)傳輸周期(Burst Length，BL)也固定為8，而對于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4bit Burst Chop(突發(fā)突變)模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制(如4bit順序突發(fā))。
2.尋址時序(Timing)
就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲(AL)的設(shè)計也有所變化。DDR2時AL的范圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲(CWD)，這一參數(shù)將根據(jù)具體的工作頻率而定。
DDR2內(nèi)存的頻率
其中 DDR2 的頻率對照表如右圖所示。
3.DDR3新增的重置(Reset)功能
重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。
在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復位，DLL(延遲鎖相環(huán)路)與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達到最節(jié)省電力的目的。
4.DDR3新增ZQ校準功能
ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎(On-Die Calibration Engine，ODCE)來自動校驗數(shù)據(jù)輸出驅(qū)動器導通電阻與ODT的終結(jié)電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期(在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256個時鐘周期、在其他情況下用64個時鐘周期)對導通電阻和ODT電阻進行重新校準。
參考電壓分成兩個
在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數(shù)據(jù)總線服務的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。
點對點連接(Point-to-Point，P2P)
這是為了提高系統(tǒng)性能而進行的重要改動，也是DDR3與DDR2的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個內(nèi)存控制器只與一個內(nèi)存通道打交道，而且這個內(nèi)存通道只能有一個插槽，因此，內(nèi)存控制器與DDR3內(nèi)存模組之間是點對點(P2P)的關(guān)系(單物理Bank的模組)，或者是點對雙點(Point-to-two-Point，P22P)的關(guān)系(雙物理Bank的模組)，從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標準DIMM(臺式PC)、SO-DIMM/Micro-DIMM(筆記本電腦)、FB-DIMM2(服務器)之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2(高級內(nèi)存緩沖器)。
面向64位構(gòu)架的DDR3顯然在頻率和速度上擁有更多的優(yōu)勢，此外，由于DDR3所采用的根據(jù)溫度自動自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設(shè)備的歡迎，就像最先迎接DDR2內(nèi)存的不是臺式機而是服務器一樣。在CPU外頻提升最迅速的PC臺式機領(lǐng)域，DDR3未來也是一片光明。目前Intel預計在明年第二季所推出的新芯片-熊湖(Bear Lake)，其將支持DDR3規(guī)格，而AMD也預計同時在K9平臺上支持DDR2及DDR3兩種規(guī)格。
5.DDR4
據(jù)介紹美國JEDEC將會在不久之后啟動DDR4內(nèi)存峰會，而這也標志著DDR4標準制定工作的展開。一般認為這樣的會議召開之后新產(chǎn)品將會在3年左右的時間內(nèi)上市，而這也意味著我們將可能在2011年的時候使用上DDR4內(nèi)存，最快也有可能會提前到2010年。
JEDEC表示在7月份于美國召開的存儲器大會MEMCON07SanJose上時就考慮過DDR4內(nèi)存要盡可能得繼承DDR3內(nèi)存的規(guī)格。使用Single-endedSignaling( 傳統(tǒng)SE信號)信號方式則表示64-bit存儲模塊技術(shù)將會得到繼承。不過據(jù)說在召開此次的DDR4峰會時，DDR4 內(nèi)存不僅僅只有Single-endedSignaling方式，大會同時也推出了基于微分信號存儲器標準的DDR4內(nèi)存。
DDR4規(guī)格
因此DDR4內(nèi)存將會擁有兩種規(guī)格。其中使用Single-endedSignaling信號的DDR4內(nèi)存其傳輸速率已經(jīng)被確認為1.6～3.2Gbps，而基于差分信號技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達到6.4Gbps。由于通過一個DRAM實現(xiàn)兩種接口基本上是不可能的，因此DDR4內(nèi)存將會同時存在基于傳統(tǒng)SE信號和微分信號的兩種規(guī)格產(chǎn)品。
根據(jù)多位半導體業(yè)界相關(guān)人員的介紹，DDR4內(nèi)存將會是Single-endedSignaling( 傳統(tǒng)SE信號)方式DifferentialSignaling( 差分信號技術(shù) )方式并存。其中AMD公司的PhilHester先生也對此表示了確認。預計這兩個標準將會推出不同的芯片產(chǎn)品，因此在DDR4內(nèi)存時代我們將會看到兩個互不兼容的內(nèi)存產(chǎn)品。
6.DDR5
新的繪圖記憶體的承諾，較低的能量消耗量和數(shù)據(jù)傳輸在6 Gbps的每秒
我們只看到極少數(shù)的繪圖卡使用gddr4記憶直至目前為止，但三星已就此案與下一代的gddr5記憶體，并聲稱它的樣本已經(jīng)發(fā)向了主要的圖形處理器公司。
當然，三星并不是第一家公司開始采樣gddr5的記憶。雙方Hynix和奇夢達還宣布了類似的零件在十一月，但三星的記憶已經(jīng)進了一步提供了數(shù)據(jù)傳輸速率6gb/sec ，超過標準5gb/sec 。因此，三星，大膽聲稱它的產(chǎn)品'世界上速度最快的記憶體， '和說，它的'能夠傳輸移動影像及相關(guān)數(shù)據(jù)，在24千兆字節(jié)每秒。
以及增加帶寬， gddr5記憶體也比較低功耗的要求，三星公司聲稱其記憶體運作，只是1.5 。
三星是目前采樣512MB的gddr5芯片( 16 MB × 32 ) ，和mueez迪恩，三星的市場營銷主管繪圖記憶體，他說，該記憶體'將使種圖形硬體的表現(xiàn)將推動軟件開發(fā)商提供了一個新臺階眼膨化游戲。不過，我們可能要等待一段時間之前， gddr5成為普遍。三星公司估計，該記憶體將成為'事實上的標準，在頂端表演細分市場'在2010年，當公司說，它將帳戶為' 50 %以上的高年底PC圖形市場。
內(nèi)存條相關(guān)文章：